참조 디자인 빌드 절차
참조 디자인을 작성하려면:
| 1. | Vivado 요구 사항을 준수하는 폴더에서 패키지의 압축을 푸십시오(경로에 특수 문자가 없음). 예: c:/workspace/CustomLogic |
| 2. | Vivado 시작 |
| 3. | Tcl 콘솔에서 "create_vivado_project.tcl” 스크립트를 실행하십시오. TCL 명령: source c:/workspace/CustomLogic/03_scripts/create_vivado_project.tclAs result, a Vivado project is created at the folder 07_vivado_project. For example: c:/workspace/CustomLogic/07_vivado_project. |
| 4. | 구현 실행. TCL 명령: launch_runs impl_1 |
| 5. | Tcl Console에서 "customlogic_functions.tcl"스크립트를 실행하십시오. TCL 명령: source c:/workspace/CustomLogic/03_scripts/customlogic_functions.tcl이 스크립트는 다음 두 가지 기능을 사용할 수 있게 합니다: |
| □ | customlogic_bitgen: .bit 파일을 생성합니다. |
| □ | customlogic_prog_fpga: JTAG(volatile:휘발성)을 통해 FPGA를 프로그램합니다. |
이 기능을 사용하려면 Xilinx JTAG 프로그래머가 필요합니다.
| 6. | 구현이 완료되면 TCL 콘솔에서 "customlogic_bitgen"함수를 실행합니다. TCL 명령: customlogic_bitgenThis function updates the bitstream file in the folder 06_release |
| 7. | 비트 스트림이 생성된 후, customlogic_prog_fpga in the TCL console.TCL command: customlogic_prog_fpga 함수를 실행하여 FPGA를 업데이트합니다. |
이 단계는 선택 사항입니다.