TTL入力/5 V CMOS出力

次に適用されます。

TTL入力/5 V CMOS出力の簡略回路図

このポートは、5 V CMOSドライバとTTL準拠のレシーバを実装しています。

DCの特徴

パラメータ 条件 最小値 代表値 最大値 ユニット
ESD保護 人体モデル（HBM） 2     kV

I/Oポートはラッチアップ保護がされています。

ドライバ

パラメータ 条件 最小値 代表値 最大値 ユニット
絶対最大定格   0   5 V
低レベルの出力電流       24 mA
低レベルの出力電圧 ＠50µA   0.001 0.1 V
@ 24 mA     0.81 V
高レベルの出力電流       -24 mA
高レベルの出力電圧 @-50 µA; (1) 4.9 4.99   V
@-24 mA; (1) 3.89     V

条件（1）：GNDへの300Ωライン終端抵抗。

レシーバ

パラメータ 条件 最小値 代表値 最大値 ユニット
絶対最大定格   0   5 V

ACの特徴

ドライバ

パラメータ 条件 最小値 代表値 最大値 ユニット
パルス幅   500     ns
パルスレート   0   1 MHz
10％-90％の立ち上がり/立ち下がり時間     TBD   ns

レシーバ

パラメータ 条件 最小値 代表値 最大値 ユニット
パルス幅   500     ns
パルスレート   0   1 MHz
10％-90％の立ち上がり/立ち下がり時間     TBD   ns

論理マップ

ポートの状態は次のように報告されます：

入力電圧論理 状態
VIN > 2.0 V高
VIN < 0.8 V低
非接続入力 ポート未定

互換性のあるソース

以下のドライバのソースは互換性があります：

□ LVTTL（3.3 V低電圧TTL）
□ CMOS (5 V CMOS)
□ CMOS (3.3 V CMOS)

対応荷重

以下のレシーバの負荷は互換性があります：

□ TTL (5V TTL)
□ CMOS (5 V CMOS)