TTL入力/出力バージョン1

次に適用されます。

TTL入力/出力の簡略回路図

このポートは、3.3V LVTTLドライバと5 V準拠のレシーバを実装しています。

DCの特徴

パラメータ 条件 最小値 代表値 最大値 ユニット
ESD保護 人体モデル（HBM） 2     kV

I/Oポートはラッチアップ保護がされています。

ドライバ

パラメータ 条件 最小値 代表値 最大値 ユニット
低レベルの出力電流       64 mA
低レベルの出力電圧 @ 8 mA   0.34 0.36 V
@ 16 mA   0.48 0.55 V
@ 32 mA   0.78 0.81 V
@ 64 mA   1.34 1.36 V
高レベルの出力電流       -32 mA
高レベルの出力電圧 @-8 mA; (1) 2.60 3.00   V
@-16 mA; (1) 2.20 2.70   V
@-32 mA; (1) 1.75 2.20   V
ESD保護 人体モデル（HBM） 2     kV

条件（1）：GNDへの300Ωライン終端抵抗。

レシーバ

パラメータ 条件 最小値 代表値 最大値 ユニット
絶対最大定格   0   5 V

ACの特徴

パラメータ 条件 最小値 代表値 最大値 ユニット
パルス幅   100     ns
パルスレート   0   5 MHz
10％-90％の立ち上がり/立ち下がり時間 (1)   10 20 ns

条件（1）：短いケーブル（1 m）と300Ωライン終端抵抗をGNDに接続してください。

論理マップ

ポートの状態は次のように報告されます：

入力電圧論理 状態
VIN > 2.0 V高
VIN < 0.8 V低
非接続入力 ポート未定

互換性のあるソース

以下のドライバのソースは互換性があります：

□ LVTTL（3.3 V低電圧TTL）
□ TTL (5 V TTL)
□ CMOS (5 V CMOS)

対応荷重

以下のレシーバの負荷は互換性があります：

□ LVTTL（3.3 V低電圧TTL）
□ TTL (5 V TTL)